计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2015年
7期
75-81
,共7页
低功耗%高速缓冲存储器%多路组相联%路预测%分阶段%预访问
低功耗%高速緩遲存儲器%多路組相聯%路預測%分階段%預訪問
저공모%고속완충존저기%다로조상련%로예측%분계단%예방문
low power consumption%Cache%multi-way set-associative%way-predicting%phased%pre-access
高速缓冲存储器(Cache)作为微处理器的重要组成部分,在芯片面积和功耗上都占比过高.针对Cache功耗问题,基于分段访问Cache技术和路预测Cache技术,提出一种低功耗组相联Cache的预访问策略.在Cache中增加一个缓冲寄存器(Buffer),用以存储最近Cache命中后被访问的标签和数据子阵列信息.在开始进行标签访问之前,选中该Buffer,并将所访问的Cache标签和Buffer标签进行匹配,根据匹配结果选择采用路预测访问或分段访问方式.通过MiBench基准测试程序并使用SimpleScalar和Sim-Panalyzer进行实验,结果表明,与传统组相联Cache技术相比,该策略能降低25.15％的能量延迟积.
高速緩遲存儲器(Cache)作為微處理器的重要組成部分,在芯片麵積和功耗上都佔比過高.針對Cache功耗問題,基于分段訪問Cache技術和路預測Cache技術,提齣一種低功耗組相聯Cache的預訪問策略.在Cache中增加一箇緩遲寄存器(Buffer),用以存儲最近Cache命中後被訪問的標籤和數據子陣列信息.在開始進行標籤訪問之前,選中該Buffer,併將所訪問的Cache標籤和Buffer標籤進行匹配,根據匹配結果選擇採用路預測訪問或分段訪問方式.通過MiBench基準測試程序併使用SimpleScalar和Sim-Panalyzer進行實驗,結果錶明,與傳統組相聯Cache技術相比,該策略能降低25.15％的能量延遲積.
고속완충존저기(Cache)작위미처리기적중요조성부분,재심편면적화공모상도점비과고.침대Cache공모문제,기우분단방문Cache기술화로예측Cache기술,제출일충저공모조상련Cache적예방문책략.재Cache중증가일개완충기존기(Buffer),용이존저최근Cache명중후피방문적표첨화수거자진렬신식.재개시진행표첨방문지전,선중해Buffer,병장소방문적Cache표첨화Buffer표첨진행필배,근거필배결과선택채용로예측방문혹분단방문방식.통과MiBench기준측시정서병사용SimpleScalar화Sim-Panalyzer진행실험,결과표명,여전통조상련Cache기술상비,해책략능강저25.15％적능량연지적.
