太赫兹科学与电子信息学报
太赫玆科學與電子信息學報
태혁자과학여전자신식학보
Information and Electronic Engineering
2015年
3期
520-524
,共5页
直接数字频率合成%现场可编程门阵列%信号发生器%Verilog HDL语言
直接數字頻率閤成%現場可編程門陣列%信號髮生器%Verilog HDL語言
직접수자빈솔합성%현장가편정문진렬%신호발생기%Verilog HDL어언
Direct Digital frequency Synthesis%Field Programmable Gate Array%signal generator%Verilog HDL
直接数字频率合成(DDS)广泛应用于电信与电子仪器领域,是实现设备全数字化的关键技术.基于Altera的现场可编程门阵列(FPGA)核心板DE0-Nano,结合高性能的THS5615A数模转换芯片,完成了DDS的硬件设计与实现.实测结果表明,对于频率范围在0.1 Hz～7.3 MHz的正弦信号,输出信号的频率精确度优于0.5％,移相范围0°～360°,移相误差约为0.5°,且相位以1 °任意步进,具有电路简单,输出波形调整灵活以及性价比高等特点.
直接數字頻率閤成(DDS)廣汎應用于電信與電子儀器領域,是實現設備全數字化的關鍵技術.基于Altera的現場可編程門陣列(FPGA)覈心闆DE0-Nano,結閤高性能的THS5615A數模轉換芯片,完成瞭DDS的硬件設計與實現.實測結果錶明,對于頻率範圍在0.1 Hz～7.3 MHz的正絃信號,輸齣信號的頻率精確度優于0.5％,移相範圍0°～360°,移相誤差約為0.5°,且相位以1 °任意步進,具有電路簡單,輸齣波形調整靈活以及性價比高等特點.
직접수자빈솔합성(DDS)엄범응용우전신여전자의기영역,시실현설비전수자화적관건기술.기우Altera적현장가편정문진렬(FPGA)핵심판DE0-Nano,결합고성능적THS5615A수모전환심편,완성료DDS적경건설계여실현.실측결과표명,대우빈솔범위재0.1 Hz～7.3 MHz적정현신호,수출신호적빈솔정학도우우0.5％,이상범위0°～360°,이상오차약위0.5°,차상위이1 °임의보진,구유전로간단,수출파형조정령활이급성개비고등특점.
