计算机工程与科学
計算機工程與科學
계산궤공정여과학
COMPUTER ENGINEERING & SCIENCE
2015年
8期
1417-1422
,共6页
郑朝霞%田园%蔚然%高峻
鄭朝霞%田園%蔚然%高峻
정조하%전완%위연%고준
Hash算法%SHA-1%SHA-256%SM3%IP复用
Hash算法%SHA-1%SHA-256%SM3%IP複用
Hash산법%SHA-1%SHA-256%SM3%IP복용
Hash algorithm%SHA-1%SHA-256%SM3%IP multiplexing
Hash算法的快速发展导致了两个问题,一个是旧算法与新算法在应用于产品时更新换代的问题,另一个是基于应用环境的安全性选择不同算法时的复用问题.为解决这两个问题,实现了SHA-1/SHA-256/SM3算法的IP复用电路,电路采用循环展开方式,并加入流水线的设计,在支持多种算法的同时,还具有小面积高性能的优势.首先,基于Xilinx Virtex-6 FPGA对电路设计进行性能分析,电路共占用776 Slice单元,最大吞吐率可以达到0.964 Gbps.然后,采用SMIC 0.13 μm CMOS工艺实现了该设计,最后电路的面积是30.6k门,比单独实现三种算法的电路面积总和减小了41.7％,工作频率是177.62 MHz,最大吞吐率达到1.34 Gbps.
Hash算法的快速髮展導緻瞭兩箇問題,一箇是舊算法與新算法在應用于產品時更新換代的問題,另一箇是基于應用環境的安全性選擇不同算法時的複用問題.為解決這兩箇問題,實現瞭SHA-1/SHA-256/SM3算法的IP複用電路,電路採用循環展開方式,併加入流水線的設計,在支持多種算法的同時,還具有小麵積高性能的優勢.首先,基于Xilinx Virtex-6 FPGA對電路設計進行性能分析,電路共佔用776 Slice單元,最大吞吐率可以達到0.964 Gbps.然後,採用SMIC 0.13 μm CMOS工藝實現瞭該設計,最後電路的麵積是30.6k門,比單獨實現三種算法的電路麵積總和減小瞭41.7％,工作頻率是177.62 MHz,最大吞吐率達到1.34 Gbps.
Hash산법적쾌속발전도치료량개문제,일개시구산법여신산법재응용우산품시경신환대적문제,령일개시기우응용배경적안전성선택불동산법시적복용문제.위해결저량개문제,실현료SHA-1/SHA-256/SM3산법적IP복용전로,전로채용순배전개방식,병가입류수선적설계,재지지다충산법적동시,환구유소면적고성능적우세.수선,기우Xilinx Virtex-6 FPGA대전로설계진행성능분석,전로공점용776 Slice단원,최대탄토솔가이체도0.964 Gbps.연후,채용SMIC 0.13 μm CMOS공예실현료해설계,최후전로적면적시30.6k문,비단독실현삼충산법적전로면적총화감소료41.7％,공작빈솔시177.62 MHz,최대탄토솔체도1.34 Gbps.
