电视技术
電視技術
전시기술
Video Engineering
2015年
17期
96-98,103
,共4页
张佳岩%张士伟%吴玮%张弛%王硕
張佳巖%張士偉%吳瑋%張弛%王碩
장가암%장사위%오위%장이%왕석
EG-LDPC%分层最小和译码%FPGA
EG-LDPC%分層最小和譯碼%FPGA
EG-LDPC%분층최소화역마%FPGA
EG-LPDC%layered min-sum algorithm%FPGA
欧氏几何构造的LDPC码属于不可分层的LDPC码,无法采用TDMP算法译码结构,针对该问题设计实现了一种新型分层译码器.在Xilinx V5FPGA上实现了码长为1 023、码率为0.781 EG-LDPC码的译码器设计.仿真验证表明:理论上该方法与优化的规范化最小和译码算法相比,迭代次数减少一倍,存储资源消耗得到降低,而误码性能几乎相同.FPGA实现上,译码输出与MATLAB定点仿真给出的结果相同,误码性能由于量化和限幅处理与理论值相比约有0.3 dB的损失.在时钟频率为50 MHz串行处理各分层时,吞吐量为49.7 Mbit/s.
歐氏幾何構造的LDPC碼屬于不可分層的LDPC碼,無法採用TDMP算法譯碼結構,針對該問題設計實現瞭一種新型分層譯碼器.在Xilinx V5FPGA上實現瞭碼長為1 023、碼率為0.781 EG-LDPC碼的譯碼器設計.倣真驗證錶明:理論上該方法與優化的規範化最小和譯碼算法相比,迭代次數減少一倍,存儲資源消耗得到降低,而誤碼性能幾乎相同.FPGA實現上,譯碼輸齣與MATLAB定點倣真給齣的結果相同,誤碼性能由于量化和限幅處理與理論值相比約有0.3 dB的損失.在時鐘頻率為50 MHz串行處理各分層時,吞吐量為49.7 Mbit/s.
구씨궤하구조적LDPC마속우불가분층적LDPC마,무법채용TDMP산법역마결구,침대해문제설계실현료일충신형분층역마기.재Xilinx V5FPGA상실현료마장위1 023、마솔위0.781 EG-LDPC마적역마기설계.방진험증표명:이론상해방법여우화적규범화최소화역마산법상비,질대차수감소일배,존저자원소모득도강저,이오마성능궤호상동.FPGA실현상,역마수출여MATLAB정점방진급출적결과상동,오마성능유우양화화한폭처리여이론치상비약유0.3 dB적손실.재시종빈솔위50 MHz천행처리각분층시,탄토량위49.7 Mbit/s.
