一种基于FPGA+ADS130E08多路同步数据采集系统设计
일충기우FPGA+ADS130E08다로동보수거채집계통설계
  • 万方数据
    山东工业技术 산동공업기술
    Shandong Industrial Technology
    2015年 19期 110 ,共1页

    张文俊%汪相坤%成印沙%王洪亮%李绪勇

    장문준%왕상곤%성인사%왕홍량%리서용

    FPGA%ADS130E08%模数转换器模块%FIFO FPGA%ADS130E08%模數轉換器模塊%FIFO
    FPGA%ADS130E08%모수전환기모괴%FIFO
    随着电网系统的持续发展,电力自动化系统逐渐的对配电侧电压等级的综保测控装置提出了AD数据的高精度、动作可靠要求.本设计方案在CPU(8313)和ADS130E08之间设计了一个利用可编程逻辑器件FPGA自带的核心模块实现的一个模块和FIFO缓冲区,接收后的数据存入FIFO缓冲区,这样的目的是解决主频300MHz以上高速CPU与低速外设的矛盾.
    수착전망계통적지속발전,전력자동화계통축점적대배전측전압등급적종보측공장치제출료AD수거적고정도、동작가고요구.본설계방안재CPU(8313)화ADS130E08지간설계료일개이용가편정라집기건FPGA자대적핵심모괴실현적일개모괴화FIFO완충구,접수후적수거존입FIFO완충구,저양적목적시해결주빈300MHz이상고속CPU여저속외설적모순.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문