航空电子技术
航空電子技術
항공전자기술
Avionics Technology
2015年
3期
6-10,20
,共6页
羿昌宇%沈聪%李裕
羿昌宇%瀋聰%李裕
예창우%침총%리유
硬件抽象层(MHAL)%软件通信体系结构%RapidIO%现场可编程逻辑门阵列(FPGA)
硬件抽象層(MHAL)%軟件通信體繫結構%RapidIO%現場可編程邏輯門陣列(FPGA)
경건추상층(MHAL)%연건통신체계결구%RapidIO%현장가편정라집문진렬(FPGA)
modem hardware abstract layer(MHAL)%software communications architecture (SCA)%RapidIO%FPGA
本文针对 SCA2.2.2软件通信体系结构提出的硬件抽象层（MHAL）设计规范，研究设计了一种现场可编程逻辑门阵列（FPGA）上基于RapidIO总线IP核的MHAL，实现了波形设计与具体硬件平台分离。该设计基于采用适合嵌入式通信系统的高速可靠、低延迟的 RapidIO 总线联接的硬件平台。通过仿真软件和硬件平台对其功能和性能进行了验证，对实际工程应用有极大的参考价值。
本文針對 SCA2.2.2軟件通信體繫結構提齣的硬件抽象層（MHAL）設計規範，研究設計瞭一種現場可編程邏輯門陣列（FPGA）上基于RapidIO總線IP覈的MHAL，實現瞭波形設計與具體硬件平檯分離。該設計基于採用適閤嵌入式通信繫統的高速可靠、低延遲的 RapidIO 總線聯接的硬件平檯。通過倣真軟件和硬件平檯對其功能和性能進行瞭驗證，對實際工程應用有極大的參攷價值。
본문침대 SCA2.2.2연건통신체계결구제출적경건추상층（MHAL）설계규범，연구설계료일충현장가편정라집문진렬（FPGA）상기우RapidIO총선IP핵적MHAL，실현료파형설계여구체경건평태분리。해설계기우채용괄합감입식통신계통적고속가고、저연지적 RapidIO 총선련접적경건평태。통과방진연건화경건평태대기공능화성능진행료험증，대실제공정응용유겁대적삼고개치。
According to the specifications of MHAL in the system of software communications architecture version 2.2.2(SCA2.2.2), this paper proposes s a MHAL design method based on FPGA with RapidIO IP core, which separates the FPGA waveform design from the specific hardware platform. High reliability and low latency RapidIO bus is used for hardware platform interconnection. The function and performance has been verified through simulation software and hardware platform. There is a great reference value for practical application.
