中国集成电路
中國集成電路
중국집성전로
China Integrated Circuit
2015年
11期
20-24,32
,共6页
100Gbps光传输网络%RS(255,239)%并行译码%高速时钟
100Gbps光傳輸網絡%RS(255,239)%併行譯碼%高速時鐘
100Gbps광전수망락%RS(255,239)%병행역마%고속시종
本文就基于100Gbps光传输网络的RS(255,239)译码问题,给出了一种并行译码的电路实现设计方案.该设计方案在充分考虑100Gbps光传输网络中的高速时钟需求的同时,也尽量考虑了将硬件逻辑资源的消耗降低.文中最后给出了仿真及FPGA综合结果.
本文就基于100Gbps光傳輸網絡的RS(255,239)譯碼問題,給齣瞭一種併行譯碼的電路實現設計方案.該設計方案在充分攷慮100Gbps光傳輸網絡中的高速時鐘需求的同時,也儘量攷慮瞭將硬件邏輯資源的消耗降低.文中最後給齣瞭倣真及FPGA綜閤結果.
본문취기우100Gbps광전수망락적RS(255,239)역마문제,급출료일충병행역마적전로실현설계방안.해설계방안재충분고필100Gbps광전수망락중적고속시종수구적동시,야진량고필료장경건라집자원적소모강저.문중최후급출료방진급FPGA종합결과.
