计算机研究与发展
計算機研究與髮展
계산궤연구여발전
Journal of Computer Research and Development
2015年
11期
2577-2588
,共12页
DRAM结构设计%行缓存%功耗消耗%多线程%VRB机制
DRAM結構設計%行緩存%功耗消耗%多線程%VRB機製
DRAM결구설계%행완존%공모소모%다선정%VRB궤제
DRAM architecture design%row buffer (RB)%power consumption%multi-threaded%victim row-buffer (VRB) mechanism
目前处理器通过持续增加核数和同时执行的线程数来提高系统性能.但是,增加共享内存的处理器核数和线程数会使得存储器中的行缓存(row-buffer,RB)命中率下降,造成存储器访问功耗增加和访存延迟增加.设计并开发了一种细粒度的victim row-buffer (VRB)内存机制系统来解决此问题.VRB机制提供附加的行缓存(VRB),暂时缓存由于行缓存(RB)冲突而从行缓存(RB)逐出的数据,以备后续可能的访问.这种机制缓解了多线程冲突,增加了DRAM中行缓存数据的重用率,避免了不必要的内存数据阵列的访问、行激活和预充电、数据传输等电路动作,可以通过少量的硬件代价提高内存系统的性能,并节约系统的功耗消耗.通过时序精确的全系统模拟器实验,对比8核的Intel Xeon处理器,所提出的VRB机制可以达到最高17.6％(平均8.7％)的系统级吞吐率改善、最高142.9％(平均51.4％)的行缓存命中率改善以及最高17.6％(平均9.2％)的系统功耗改善.
目前處理器通過持續增加覈數和同時執行的線程數來提高繫統性能.但是,增加共享內存的處理器覈數和線程數會使得存儲器中的行緩存(row-buffer,RB)命中率下降,造成存儲器訪問功耗增加和訪存延遲增加.設計併開髮瞭一種細粒度的victim row-buffer (VRB)內存機製繫統來解決此問題.VRB機製提供附加的行緩存(VRB),暫時緩存由于行緩存(RB)遲突而從行緩存(RB)逐齣的數據,以備後續可能的訪問.這種機製緩解瞭多線程遲突,增加瞭DRAM中行緩存數據的重用率,避免瞭不必要的內存數據陣列的訪問、行激活和預充電、數據傳輸等電路動作,可以通過少量的硬件代價提高內存繫統的性能,併節約繫統的功耗消耗.通過時序精確的全繫統模擬器實驗,對比8覈的Intel Xeon處理器,所提齣的VRB機製可以達到最高17.6％(平均8.7％)的繫統級吞吐率改善、最高142.9％(平均51.4％)的行緩存命中率改善以及最高17.6％(平均9.2％)的繫統功耗改善.
목전처리기통과지속증가핵수화동시집행적선정수래제고계통성능.단시,증가공향내존적처리기핵수화선정수회사득존저기중적행완존(row-buffer,RB)명중솔하강,조성존저기방문공모증가화방존연지증가.설계병개발료일충세립도적victim row-buffer (VRB)내존궤제계통래해결차문제.VRB궤제제공부가적행완존(VRB),잠시완존유우행완존(RB)충돌이종행완존(RB)축출적수거,이비후속가능적방문.저충궤제완해료다선정충돌,증가료DRAM중행완존수거적중용솔,피면료불필요적내존수거진렬적방문、행격활화예충전、수거전수등전로동작,가이통과소량적경건대개제고내존계통적성능,병절약계통적공모소모.통과시서정학적전계통모의기실험,대비8핵적Intel Xeon처리기,소제출적VRB궤제가이체도최고17.6％(평균8.7％)적계통급탄토솔개선、최고142.9％(평균51.4％)적행완존명중솔개선이급최고17.6％(평균9.2％)적계통공모개선.
