计算机工程与科学
計算機工程與科學
계산궤공정여과학
Computer Engineering and Science
2015年
11期
2030-2034
,共5页
赵信%俞思辰%闵昊%王飙%黄永勤
趙信%俞思辰%閔昊%王飆%黃永勤
조신%유사신%민호%왕표%황영근
全数字锁相环%低抖动%可综合
全數字鎖相環%低抖動%可綜閤
전수자쇄상배%저두동%가종합
ADPLL%low jitter%synthesisable
全数字锁相环ADPLL拥有较高的集成度、灵活的配置性和快速的工艺可移植性,可以解决模拟电路中无源器件面积过大、抗噪声能力不强、锁定速度慢以及工艺的移植性差等瓶颈问题.在纳米工艺下,单级反相器的最小延时已经达到10 ps以内,大大改善了全数字锁相环的抖动性能.提出了一款面向高性能微处理器应用的全数字锁相环结构,并对该结构进行了频域建模和噪声分析.该结构完全采用标准单元设计,最高频率可达到2.4 GHz,抖动性能达到ps级别.
全數字鎖相環ADPLL擁有較高的集成度、靈活的配置性和快速的工藝可移植性,可以解決模擬電路中無源器件麵積過大、抗譟聲能力不彊、鎖定速度慢以及工藝的移植性差等瓶頸問題.在納米工藝下,單級反相器的最小延時已經達到10 ps以內,大大改善瞭全數字鎖相環的抖動性能.提齣瞭一款麵嚮高性能微處理器應用的全數字鎖相環結構,併對該結構進行瞭頻域建模和譟聲分析.該結構完全採用標準單元設計,最高頻率可達到2.4 GHz,抖動性能達到ps級彆.
전수자쇄상배ADPLL옹유교고적집성도、령활적배치성화쾌속적공예가이식성,가이해결모의전로중무원기건면적과대、항조성능력불강、쇄정속도만이급공예적이식성차등병경문제.재납미공예하,단급반상기적최소연시이경체도10 ps이내,대대개선료전수자쇄상배적두동성능.제출료일관면향고성능미처리기응용적전수자쇄상배결구,병대해결구진행료빈역건모화조성분석.해결구완전채용표준단원설계,최고빈솔가체도2.4 GHz,두동성능체도ps급별.
