电子器件
電子器件
전자기건
Chinese Journal of Electron Devices
2015年
5期
986-992
,共7页
韩山%李文钧%林煊%刘军
韓山%李文鈞%林煊%劉軍
한산%리문균%림훤%류군
VDMOS%Freescale MET模型%参数提取%Verilog-A
VDMOS%Freescale MET模型%參數提取%Verilog-A
VDMOS%Freescale MET모형%삼수제취%Verilog-A
Vertical Double diffused MOS (VDMOS)%Freescale MET model%parameter extraction%Verilog-A
研究了VDMOS的独特结构,建立了适合该器件的拓扑结构,电容、源漏二极管和源漏电流方程,提出了一个基于MET模型的VDMOS模型.以Verilog-A语言嵌入到EDA设计工具Cadence和电路模拟程序HSPICE中,基于Verilog-A的仿真结果可实现与测试数据的准确拟合.应用模型到士兰微电子S-Rin系列第三代高压VDMOS产品的建模中,工作电压涵盖500V、600 V、650 V和800 V,测量和仿真所得I-V,C-V特性曲线对比结果吻合很好,验证了模型具有良好的精度,可以表征VDMOS交直流特性.
研究瞭VDMOS的獨特結構,建立瞭適閤該器件的拓撲結構,電容、源漏二極管和源漏電流方程,提齣瞭一箇基于MET模型的VDMOS模型.以Verilog-A語言嵌入到EDA設計工具Cadence和電路模擬程序HSPICE中,基于Verilog-A的倣真結果可實現與測試數據的準確擬閤.應用模型到士蘭微電子S-Rin繫列第三代高壓VDMOS產品的建模中,工作電壓涵蓋500V、600 V、650 V和800 V,測量和倣真所得I-V,C-V特性麯線對比結果吻閤很好,驗證瞭模型具有良好的精度,可以錶徵VDMOS交直流特性.
연구료VDMOS적독특결구,건립료괄합해기건적탁복결구,전용、원루이겁관화원루전류방정,제출료일개기우MET모형적VDMOS모형.이Verilog-A어언감입도EDA설계공구Cadence화전로모의정서HSPICE중,기우Verilog-A적방진결과가실현여측시수거적준학의합.응용모형도사란미전자S-Rin계렬제삼대고압VDMOS산품적건모중,공작전압함개500V、600 V、650 V화800 V,측량화방진소득I-V,C-V특성곡선대비결과문합흔호,험증료모형구유량호적정도,가이표정VDMOS교직류특성.
