基于CPLD的一种容错状态机的设计
기우CPLD적일충용착상태궤적설계
A Design of a CPLD_based Fault_tolerance State Machine
  • 万方数据
    现代电子技术 현대전자기술
    MODERN ELECTRONICS TECHNIQUE
    2001年 11期 67-68 ,共2页

    刘华伟%郭创

    류화위%곽창

    容错状态机 CPLD VHDL 容錯狀態機 CPLD VHDL
    용착상태궤 CPLD VHDL
    介绍了一种应用ALTERA公司的CPLD器件实现容错状态机的方法,并给出了核心部分的VHDL描述.
    개소료일충응용ALTERA공사적CPLD기건실현용착상태궤적방법,병급출료핵심부분적VHDL묘술.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문