现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2012年
8期
147-149,153
,共4页
微处理器%关键路径%可综合代码设计%静态时序分析
微處理器%關鍵路徑%可綜閤代碼設計%靜態時序分析
미처리기%관건로경%가종합대마설계%정태시서분석
为了解决微处理器设计中时序验证和性能优化问题,采取可综合代码设计到静态时序分析过程中针对关键路径进行处理的策略,完成了系统性能优化的完整流程.理论分析和实践结果证明,根据RTL级的静态时序分析结果进行系统关键路径的优化,可显著提高微处理器的总体性能,减少设计的迭代次数,缩短了设计的周期.
為瞭解決微處理器設計中時序驗證和性能優化問題,採取可綜閤代碼設計到靜態時序分析過程中針對關鍵路徑進行處理的策略,完成瞭繫統性能優化的完整流程.理論分析和實踐結果證明,根據RTL級的靜態時序分析結果進行繫統關鍵路徑的優化,可顯著提高微處理器的總體性能,減少設計的迭代次數,縮短瞭設計的週期.
위료해결미처리기설계중시서험증화성능우화문제,채취가종합대마설계도정태시서분석과정중침대관건로경진행처리적책략,완성료계통성능우화적완정류정.이론분석화실천결과증명,근거RTL급적정태시서분석결과진행계통관건로경적우화,가현저제고미처리기적총체성능,감소설계적질대차수,축단료설계적주기.
