计算机工程与应用
計算機工程與應用
계산궤공정여응용
COMPUTER ENGINEERING AND APPLICATIONS
2012年
6期
49-52
,共4页
安全散列算法(SHA)%可重构%现场可编程门阵列(FPGA)%Grφstl算法
安全散列算法(SHA)%可重構%現場可編程門陣列(FPGA)%Grφstl算法
안전산렬산법(SHA)%가중구%현장가편정문진렬(FPGA)%Grφstl산법
Grφstl是继承MD迭代结构和沿用AES压缩函数的SHA-3候选算法.目前的研究只针对Grφstl算法的一种或两种参数版本进行实现,并没有针对Grφstl四种参数版本的设计,缺少灵活性.在分析Grφstl算法的基础上,采用可重构的设计思想,在FPGA上实现了Grφstl四种参数版本.实验结果表明,在Xilinx Virtex-5 FPGA平台上,四参数可重构方案的面积为4279 slices,时钟频率为223.32 MHz,与已有的实现方法相比,具有面积小、时钟频率高及灵活性等优点.
Grφstl是繼承MD迭代結構和沿用AES壓縮函數的SHA-3候選算法.目前的研究隻針對Grφstl算法的一種或兩種參數版本進行實現,併沒有針對Grφstl四種參數版本的設計,缺少靈活性.在分析Grφstl算法的基礎上,採用可重構的設計思想,在FPGA上實現瞭Grφstl四種參數版本.實驗結果錶明,在Xilinx Virtex-5 FPGA平檯上,四參數可重構方案的麵積為4279 slices,時鐘頻率為223.32 MHz,與已有的實現方法相比,具有麵積小、時鐘頻率高及靈活性等優點.
Grφstl시계승MD질대결구화연용AES압축함수적SHA-3후선산법.목전적연구지침대Grφstl산법적일충혹량충삼수판본진행실현,병몰유침대Grφstl사충삼수판본적설계,결소령활성.재분석Grφstl산법적기출상,채용가중구적설계사상,재FPGA상실현료Grφstl사충삼수판본.실험결과표명,재Xilinx Virtex-5 FPGA평태상,사삼수가중구방안적면적위4279 slices,시종빈솔위223.32 MHz,여이유적실현방법상비,구유면적소、시종빈솔고급령활성등우점.
