EPP增强型并行端口IP核的VLSI设计
EPP증강형병행단구IP핵적VLSI설계
VLSI Design of EPP Enhanced Parallel Port IP Core
  • 万方数据
    现代电子技术 현대전자기술
    MODERN ELECTRONICS TECHNIQUE
    2007年 18期 47-49 ,共3页

    姚霁

    요제

    EPP并口%IP核%VLSI%FPGA EPP併口%IP覈%VLSI%FPGA
    EPP병구%IP핵%VLSI%FPGA
    提出一种EPP增强型并行端口IP核的VISL设计思想及实现方案.介绍了EPP并口以及IP核的知识,给出该IP核的硬件实现结构.提出的设计方法具有可扩展性好,实现灵活的特点.该IP核很容易通过编程的方式实现与多种外部设备通信,并不依赖于主机的模式限制,可广泛用于多种FPGA开发系统中.
    제출일충EPP증강형병행단구IP핵적VISL설계사상급실현방안.개소료EPP병구이급IP핵적지식,급출해IP핵적경건실현결구.제출적설계방법구유가확전성호,실현령활적특점.해IP핵흔용역통과편정적방식실현여다충외부설비통신,병불의뢰우주궤적모식한제,가엄범용우다충FPGA개발계통중.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문