计算机工程与应用
計算機工程與應用
계산궤공정여응용
COMPUTER ENGINEERING AND APPLICATIONS
2010年
31期
68-71
,共4页
现场可编程门阵列%VHDL%可移植性%参数化设计%HMMer
現場可編程門陣列%VHDL%可移植性%參數化設計%HMMer
현장가편정문진렬%VHDL%가이식성%삼수화설계%HMMer
随着FPGA制造工艺的不断进步,越来越多的应用可以在FPGA中实现.虽然用于FPGA设计的VHDL语言具有很好的可移植性,但是FPGA芯片的可用资源不尽相同,因此对设计的规模进行参数化才能实现设计的可移植及充分利用FPGA的资源.此外,同一算法在不同的应用领域中,也会需要对其规模进行改变.设计的参数化是指只需要对参数进行设定就可以自动生成相应规模设计的技术.首先提出了一种基于综合工具的VHDL参数化设计方法,其次以多路奇偶校验生成器为例,详细说明了参数化的基本过程,最后在HMMer的FPGA实现中应用所提出的方法,从而实现对运算单元数量的控制.所提出的参数化方法具有操作简单、代码变动小、无需要第三方代码支持等优点.实验表明,该方法是VHDL设计中成本小、效果好的参数化设计方案.
隨著FPGA製造工藝的不斷進步,越來越多的應用可以在FPGA中實現.雖然用于FPGA設計的VHDL語言具有很好的可移植性,但是FPGA芯片的可用資源不儘相同,因此對設計的規模進行參數化纔能實現設計的可移植及充分利用FPGA的資源.此外,同一算法在不同的應用領域中,也會需要對其規模進行改變.設計的參數化是指隻需要對參數進行設定就可以自動生成相應規模設計的技術.首先提齣瞭一種基于綜閤工具的VHDL參數化設計方法,其次以多路奇偶校驗生成器為例,詳細說明瞭參數化的基本過程,最後在HMMer的FPGA實現中應用所提齣的方法,從而實現對運算單元數量的控製.所提齣的參數化方法具有操作簡單、代碼變動小、無需要第三方代碼支持等優點.實驗錶明,該方法是VHDL設計中成本小、效果好的參數化設計方案.
수착FPGA제조공예적불단진보,월래월다적응용가이재FPGA중실현.수연용우FPGA설계적VHDL어언구유흔호적가이식성,단시FPGA심편적가용자원불진상동,인차대설계적규모진행삼수화재능실현설계적가이식급충분이용FPGA적자원.차외,동일산법재불동적응용영역중,야회수요대기규모진행개변.설계적삼수화시지지수요대삼수진행설정취가이자동생성상응규모설계적기술.수선제출료일충기우종합공구적VHDL삼수화설계방법,기차이다로기우교험생성기위례,상세설명료삼수화적기본과정,최후재HMMer적FPGA실현중응용소제출적방법,종이실현대운산단원수량적공제.소제출적삼수화방법구유조작간단、대마변동소、무수요제삼방대마지지등우점.실험표명,해방법시VHDL설계중성본소、효과호적삼수화설계방안.
