计算机工程与应用
計算機工程與應用
계산궤공정여응용
COMPUTER ENGINEERING AND APPLICATIONS
2004年
13期
126-127,149
,共3页
低功耗%计数器%并行设计%流水线设计%电子设计自动化
低功耗%計數器%併行設計%流水線設計%電子設計自動化
저공모%계수기%병행설계%류수선설계%전자설계자동화
该文从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出了应用并行技术和流水线技术,实现基于RTL级的双边沿触发计数器的设计.经EDA软件模拟仿真和FPGA硬件验证,表明该计数器具有正确的逻辑功能,能够正常地应用于数字系统的设计.由于时钟工作频率减半及所需工作电压的降低,可使系统功耗明显减少.
該文從消除時鐘信號冗餘跳變而緻的無效功耗的要求齣髮,提齣瞭應用併行技術和流水線技術,實現基于RTL級的雙邊沿觸髮計數器的設計.經EDA軟件模擬倣真和FPGA硬件驗證,錶明該計數器具有正確的邏輯功能,能夠正常地應用于數字繫統的設計.由于時鐘工作頻率減半及所需工作電壓的降低,可使繫統功耗明顯減少.
해문종소제시종신호용여도변이치적무효공모적요구출발,제출료응용병행기술화류수선기술,실현기우RTL급적쌍변연촉발계수기적설계.경EDA연건모의방진화FPGA경건험증,표명해계수기구유정학적라집공능,능구정상지응용우수자계통적설계.유우시종공작빈솔감반급소수공작전압적강저,가사계통공모명현감소.
