现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2008年
23期
163-165,176
,共4页
锁相环%电荷泵%VCO%环路滤波器%锁定范围
鎖相環%電荷泵%VCO%環路濾波器%鎖定範圍
쇄상배%전하빙%VCO%배로려파기%쇄정범위
实现一个电源电压为5 V时捕捉范围为41～110 MHz,为3 V时捕捉范围为25～58 MHz的电荷泵锁相环(CPPLL).给出了系统设计组成各部分的门级或者晶体管级原理图与分析设计,重点在VCO部分的参数设计以及环路滤波器的参数设计.采用0.5μm标准CMOS工艺,Cadence Spectre软件仿真证明,该系统具有良好的线性特性和捕捉时域特性.
實現一箇電源電壓為5 V時捕捉範圍為41～110 MHz,為3 V時捕捉範圍為25～58 MHz的電荷泵鎖相環(CPPLL).給齣瞭繫統設計組成各部分的門級或者晶體管級原理圖與分析設計,重點在VCO部分的參數設計以及環路濾波器的參數設計.採用0.5μm標準CMOS工藝,Cadence Spectre軟件倣真證明,該繫統具有良好的線性特性和捕捉時域特性.
실현일개전원전압위5 V시포착범위위41～110 MHz,위3 V시포착범위위25～58 MHz적전하빙쇄상배(CPPLL).급출료계통설계조성각부분적문급혹자정체관급원리도여분석설계,중점재VCO부분적삼수설계이급배로려파기적삼수설계.채용0.5μm표준CMOS공예,Cadence Spectre연건방진증명,해계통구유량호적선성특성화포착시역특성.
