现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2011年
20期
181-183
,共3页
分频器%触发器%电流模式逻辑%单相位时钟逻辑
分頻器%觸髮器%電流模式邏輯%單相位時鐘邏輯
분빈기%촉발기%전류모식라집%단상위시종라집
基于65 nm CMOS工艺,分别采用CML电路和TSPC电路设计并实现一种新型五分频电路,适用于USB 3.0物理层中时钟频率的五分频转换,且输出占空比基本满足50％,仿真结果表明采用CML电路构建的分频器可稳定工作在8 GHz的输入时钟频率,此时功耗为1.9 mW,采用TSPC电路构建的分频器可稳定工作在10 GHz输入时钟频率,此时功耗为0.2 mW,2种分频电路都满足USB 3.0规范要求,完全达到预期目标.
基于65 nm CMOS工藝,分彆採用CML電路和TSPC電路設計併實現一種新型五分頻電路,適用于USB 3.0物理層中時鐘頻率的五分頻轉換,且輸齣佔空比基本滿足50％,倣真結果錶明採用CML電路構建的分頻器可穩定工作在8 GHz的輸入時鐘頻率,此時功耗為1.9 mW,採用TSPC電路構建的分頻器可穩定工作在10 GHz輸入時鐘頻率,此時功耗為0.2 mW,2種分頻電路都滿足USB 3.0規範要求,完全達到預期目標.
기우65 nm CMOS공예,분별채용CML전로화TSPC전로설계병실현일충신형오분빈전로,괄용우USB 3.0물리층중시종빈솔적오분빈전환,차수출점공비기본만족50％,방진결과표명채용CML전로구건적분빈기가은정공작재8 GHz적수입시종빈솔,차시공모위1.9 mW,채용TSPC전로구건적분빈기가은정공작재10 GHz수입시종빈솔,차시공모위0.2 mW,2충분빈전로도만족USB 3.0규범요구,완전체도예기목표.
