中国科技信息
中國科技信息
중국과기신식
CHINA SCIENCE AND TECHNOLOGY INFORMATION
2012年
19期
79-80,106
,共3页
采样保持电路%流水线ADC%全差分运放%增益自举电路%栅压自举开关
採樣保持電路%流水線ADC%全差分運放%增益自舉電路%柵壓自舉開關
채양보지전로%류수선ADC%전차분운방%증익자거전로%책압자거개관
基于SMIC 0.18um CMOS工艺设计了一种高速、高精度、高线性度的采样保持电路.采用全差分带增益自举电路的高增益、高带宽运放,以及改进的带衬底电压调整的栅压自举开关,有效增加输入信号带宽并减小采样保持电路的非线性.对设计的电路进行仿真,在输入信号幅值为2VP-P,频率为47.66MHz,采样频率为100MSPS时,采样保持电路建立时间为3.606ns,建立精度达0.004％,有效位数为17.2bit,无杂散动态范围达108.5dB.
基于SMIC 0.18um CMOS工藝設計瞭一種高速、高精度、高線性度的採樣保持電路.採用全差分帶增益自舉電路的高增益、高帶寬運放,以及改進的帶襯底電壓調整的柵壓自舉開關,有效增加輸入信號帶寬併減小採樣保持電路的非線性.對設計的電路進行倣真,在輸入信號幅值為2VP-P,頻率為47.66MHz,採樣頻率為100MSPS時,採樣保持電路建立時間為3.606ns,建立精度達0.004％,有效位數為17.2bit,無雜散動態範圍達108.5dB.
기우SMIC 0.18um CMOS공예설계료일충고속、고정도、고선성도적채양보지전로.채용전차분대증익자거전로적고증익、고대관운방,이급개진적대츤저전압조정적책압자거개관,유효증가수입신호대관병감소채양보지전로적비선성.대설계적전로진행방진,재수입신호폭치위2VP-P,빈솔위47.66MHz,채양빈솔위100MSPS시,채양보지전로건립시간위3.606ns,건립정도체0.004％,유효위수위17.2bit,무잡산동태범위체108.5dB.
