现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2013年
18期
80-83
,共4页
时钟同步%弹性缓冲%FPGA%DDS
時鐘同步%彈性緩遲%FPGA%DDS
시종동보%탄성완충%FPGA%DDS
clock sychronization%elastic buffer%FPGA%DDS
时钟同步是网络通信系统中保证数据正确和有效传输的前提，广泛应用于传统电话网络、IP网络、光网络和无线传输网络等。针对目前网络时钟同步控制的复杂性，在分析网络结构、时钟控制和弹性缓冲区原理的基础上，提出一种基于FPGA、CPU和DDS技术的网络自同步时钟控制方法。通过软硬件相结合的处理方式，以最小开销实现网络时钟快速同步。然后对其原理进行了分析，给出实现的硬件框图、FPGA信号流程和CPU设计流程，并在设备和网络中进行了验证，验证结果表明该方法是正确、可行和有效的。
時鐘同步是網絡通信繫統中保證數據正確和有效傳輸的前提，廣汎應用于傳統電話網絡、IP網絡、光網絡和無線傳輸網絡等。針對目前網絡時鐘同步控製的複雜性，在分析網絡結構、時鐘控製和彈性緩遲區原理的基礎上，提齣一種基于FPGA、CPU和DDS技術的網絡自同步時鐘控製方法。通過軟硬件相結閤的處理方式，以最小開銷實現網絡時鐘快速同步。然後對其原理進行瞭分析，給齣實現的硬件框圖、FPGA信號流程和CPU設計流程，併在設備和網絡中進行瞭驗證，驗證結果錶明該方法是正確、可行和有效的。
시종동보시망락통신계통중보증수거정학화유효전수적전제，엄범응용우전통전화망락、IP망락、광망락화무선전수망락등。침대목전망락시종동보공제적복잡성，재분석망락결구、시종공제화탄성완충구원리적기출상，제출일충기우FPGA、CPU화DDS기술적망락자동보시종공제방법。통과연경건상결합적처리방식，이최소개소실현망락시종쾌속동보。연후대기원리진행료분석，급출실현적경건광도、FPGA신호류정화CPU설계류정，병재설비화망락중진행료험증，험증결과표명해방법시정학、가행화유효적。
Clock synchronization is the precondition of correct and effective data transmission in network communication system,and is widely used in traditional telephone network,IP network,optical network and wireless transmission network. In allusion to the complexity of clock synchronization control used in current networks,a clock control method applied to automatic network synchronization is put forward on the basis of analyzing the principles of network framework,clock control and elastic buffer. The method is based on FPGA,CPU and DDS technologies. Network clock synchronization is implemented in most econo-my consumption by the cooperation of software and hardware. The principle is analyzed. The implemented hardware diagram,FP-GA signal flowsheet and CPU design flowsheet are given in this paper. The method was tested in some equipments and networks. The test results prove that the method is correct,feasible and effective.
