现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2008年
6期
6-7,11
,共3页
最简化%约束条件%组合逻辑电路设计%编码器%奎恩-麦克拉斯基法
最簡化%約束條件%組閤邏輯電路設計%編碼器%奎恩-麥剋拉斯基法
최간화%약속조건%조합라집전로설계%편마기%규은-맥극랍사기법
在ASIC设计和PLD设计中组合逻辑电路设计的最简化是很重要的,在设计时常要求用最少的逻辑门或导线实现.在ASIC设计和PLD设计中需要处理大量的约束项,值为1或0的项却是有限的,提出组合逻辑电路设计的一种新方法.该方法不考虑这些约束项,只考虑那些值为1或0的项,因而可以简化设计步骤.该方法特别适舍于有大量约束项的组合逻辑电路设计.例举2个组合逻辑电路实例,说明按照这个改进的方法可以大大减少组合逻辑电路设计步骤.
在ASIC設計和PLD設計中組閤邏輯電路設計的最簡化是很重要的,在設計時常要求用最少的邏輯門或導線實現.在ASIC設計和PLD設計中需要處理大量的約束項,值為1或0的項卻是有限的,提齣組閤邏輯電路設計的一種新方法.該方法不攷慮這些約束項,隻攷慮那些值為1或0的項,因而可以簡化設計步驟.該方法特彆適捨于有大量約束項的組閤邏輯電路設計.例舉2箇組閤邏輯電路實例,說明按照這箇改進的方法可以大大減少組閤邏輯電路設計步驟.
재ASIC설계화PLD설계중조합라집전로설계적최간화시흔중요적,재설계시상요구용최소적라집문혹도선실현.재ASIC설계화PLD설계중수요처리대량적약속항,치위1혹0적항각시유한적,제출조합라집전로설계적일충신방법.해방법불고필저사약속항,지고필나사치위1혹0적항,인이가이간화설계보취.해방법특별괄사우유대량약속항적조합라집전로설계.례거2개조합라집전로실례,설명안조저개개진적방법가이대대감소조합라집전로설계보취.
