集成电路互连线寄生电容提取的软件设计
집성전로호련선기생전용제취적연건설계
Software Design for Parasitic Capacitance Extraction of IC Interconnections
  • 万方数据
    计算机工程与应用 계산궤공정여응용
    COMPUTER ENGINEERING AND APPLICATIONS
    2004年 26期 106-108 ,共3页

    薛金涛%冯勇%林海%王高峰

    설금도%풍용%림해%왕고봉

    VLSI%互连线%电容提取 VLSI%互連線%電容提取
    VLSI%호련선%전용제취
    论文提出了一个超大规模集成电路(VLSI)片上三维互连线寄生电容精确提取流程模型.文中研究了该提取流程中计算区域的自动划分问题,并对该流程各个模块进行了设计.
    논문제출료일개초대규모집성전로(VLSI)편상삼유호련선기생전용정학제취류정모형.문중연구료해제취류정중계산구역적자동화분문제,병대해류정각개모괴진행료설계.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문