价值工程
價值工程
개치공정
VALUE ENGINEERING
2013年
15期
195-196
,共2页
Petri 网%ASIP%状态机%可编程门阵列
Petri 網%ASIP%狀態機%可編程門陣列
Petri 망%ASIP%상태궤%가편정문진렬
PetriNets%ASIP%state machine%FPGA
探讨将 ASIP 中 CU 单元的传统状态机用 PetriNets 模型进行描述设计的一种方法,为分析验证 PetriNets 模型状态机描述的正确性,构建一个用 verilog 语言实现的基于 MIPS 指令集架构的模型 CPU 控制器环境,该控制器 CU 单元采用 PetriNets 状态机模型设计,进行线路逻辑综合,系统成功的 FPGA 开发板上运行,对这项研究的可行性进行验证,为以后进一步研究提出一个可行的指导思想.
探討將 ASIP 中 CU 單元的傳統狀態機用 PetriNets 模型進行描述設計的一種方法,為分析驗證 PetriNets 模型狀態機描述的正確性,構建一箇用 verilog 語言實現的基于 MIPS 指令集架構的模型 CPU 控製器環境,該控製器 CU 單元採用 PetriNets 狀態機模型設計,進行線路邏輯綜閤,繫統成功的 FPGA 開髮闆上運行,對這項研究的可行性進行驗證,為以後進一步研究提齣一箇可行的指導思想.
탐토장 ASIP 중 CU 단원적전통상태궤용 PetriNets 모형진행묘술설계적일충방법,위분석험증 PetriNets 모형상태궤묘술적정학성,구건일개용 verilog 어언실현적기우 MIPS 지령집가구적모형 CPU 공제기배경,해공제기 CU 단원채용 PetriNets 상태궤모형설계,진행선로라집종합,계통성공적 FPGA 개발판상운행,대저항연구적가행성진행험증,위이후진일보연구제출일개가행적지도사상.
The paper studies a method of using PetriNets model to design the CU of ASIP state machine. To verify this method is correct, it sets up a model CU environment based on the MIPS instruction set architecture which is designed by the verilog language, the CU of this CPU is designed by the PetriNets state machine, the designers will complete the embedded system design and implementation on FPGA chip,at the same time, the designers come up with a correct theory.
