实现VHDL有效综合应注意的设计事项
실현VHDL유효종합응주의적설계사항
  • 万方数据
    科技信息 과기신식
    SCIENTIFIC & TECHNICAL INFORMATION
    2010年 4期 252 ,共1页

    陈杨%杨树

    진양%양수

    VHDL%设计%综合 VHDL%設計%綜閤
    VHDL%설계%종합
    本文介绍了VHDL语言设计硬件电路的一些注意事项.
    본문개소료VHDL어언설계경건전로적일사주의사항.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문