现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2012年
8期
15-17,20
,共4页
流水线技术%超高速集成电路硬件描述语言%现场可编程门阵列%相位累加器
流水線技術%超高速集成電路硬件描述語言%現場可編程門陣列%相位纍加器
류수선기술%초고속집성전로경건묘술어언%현장가편정문진렬%상위루가기
在应用FPGA进行DDS系统设计过程中,选择芯片的运行速度优化和资源利用优化常常是相互矛盾的,从发展趋势和运算要求看,系统速度指标的意义比面积指标更趋重要.基于此,介绍了一种流水线结构来优化传统的相位累加器,在QuartusⅡ开发环境下搭建系统模型、仿真及下载,并采用嵌入式逻辑分析仪分析和验证了实验结果.该系统可以完成多位频率控制字的累加,能够产生正弦波、方波和三角波,具有良好的实时性.
在應用FPGA進行DDS繫統設計過程中,選擇芯片的運行速度優化和資源利用優化常常是相互矛盾的,從髮展趨勢和運算要求看,繫統速度指標的意義比麵積指標更趨重要.基于此,介紹瞭一種流水線結構來優化傳統的相位纍加器,在QuartusⅡ開髮環境下搭建繫統模型、倣真及下載,併採用嵌入式邏輯分析儀分析和驗證瞭實驗結果.該繫統可以完成多位頻率控製字的纍加,能夠產生正絃波、方波和三角波,具有良好的實時性.
재응용FPGA진행DDS계통설계과정중,선택심편적운행속도우화화자원이용우화상상시상호모순적,종발전추세화운산요구간,계통속도지표적의의비면적지표경추중요.기우차,개소료일충류수선결구래우화전통적상위루가기,재QuartusⅡ개발배경하탑건계통모형、방진급하재,병채용감입식라집분석의분석화험증료실험결과.해계통가이완성다위빈솔공제자적루가,능구산생정현파、방파화삼각파,구유량호적실시성.
