现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2008年
6期
8-11
,共4页
System Verilog%随机约束%功能覆盖率%断言%面向对象
System Verilog%隨機約束%功能覆蓋率%斷言%麵嚮對象
System Verilog%수궤약속%공능복개솔%단언%면향대상
随着集成电路设计规模的不断增大,设计验证工作越来越困难.介绍IEEE新标准System Verilog语言中用于验证的随机约束、功能覆盖率、断言技术和利用面向对象思想构建验证平台的一般方法.这些方法能极大提高芯片设计的效率,降低芯片设计的风险,减轻测试工程师的负担.
隨著集成電路設計規模的不斷增大,設計驗證工作越來越睏難.介紹IEEE新標準System Verilog語言中用于驗證的隨機約束、功能覆蓋率、斷言技術和利用麵嚮對象思想構建驗證平檯的一般方法.這些方法能極大提高芯片設計的效率,降低芯片設計的風險,減輕測試工程師的負擔.
수착집성전로설계규모적불단증대,설계험증공작월래월곤난.개소IEEE신표준System Verilog어언중용우험증적수궤약속、공능복개솔、단언기술화이용면향대상사상구건험증평태적일반방법.저사방법능겁대제고심편설계적효솔,강저심편설계적풍험,감경측시공정사적부담.
